Circuito Integrado, Doble Contador Binario de 4 Etapas, DIP-14

Características Generales

Doble contador binario de 4 etapas independientes
Encapsulado DIP-14 (14 pines)
Operación estática completa
Entradas con buffer
Alimentación común para ambos contadores

Especificaciones Eléctricas

Tensión de alimentación: 4.5V a 5.5V
Nivel alto de entrada (VIH): Mínimo 2.0V
Nivel bajo de entrada (VIL): Máximo 0.8V
Nivel alto de salida (VOH): Mínimo 3.7V (con carga TTL)
Nivel bajo de salida (VOL): Máximo 0.4V (con carga TTL)

Especificaciones de Velocidad

Frecuencia máxima de reloj: 27MHz (típico a 5V)
Ancho mínimo de pulso de reloj: 19ns (a 5V)
Tiempo de recuperación de reset: 5ns
Ancho mínimo de pulso de reset: 16ns
Retardo de propagación: 32ns (nCP a nQ0 a 5V)

Condiciones Operativas

Rango de temperatura: -55°C a 125°C
Tensión de alimentación: 4.5V a 5.5V
Corriente de alimentación: 80µA (máx. a 125°C)
Corriente de salida: ±4mA (carga TTL)

Características Físicas

Tipo de encapsulado: DIP-14 (PDIP)
Acabado de pines: Estaño con plomo
Resistencia térmica: 80°C/W (PDIP)
Temperatura de almacenamiento: -65°C a 150°C

Condiciones Máximas

Tensión de alimentación: -0.5V a 7V
Corriente de salida: ±25mA por pin
Corriente total: ±50mA (VCC o GND)
Temperatura de unión: Máx. 150°C

Descripción Funcional

El dispositivo contiene dos contadores binarios de 4 etapas independientes con salidas para cada etapa. Cada contador utiliza flip-flops maestro-esclavo con avance en el flanco negativo del reloj. La entrada MR (Master Reset) pone todos los contadores en estado cero cuando está en nivel alto. Todas las entradas y salidas están bufferizadas para mejorar el rendimiento.

El dispositivo está diseñado para aplicaciones de conteo binario en sistemas digitales, con capacidad para contar hasta 15 (4 bits) por cada contador. La operación estática permite detener el reloj sin afectar el estado almacenado.